PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-032914

(43) Date of publication of application: 04.02.1992

(51)Int.Cl.

GO6F 1/24

(21)Application number : 02-133036

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

23.05.1990


(72)Inventor: AISAKA TOMOKO

(54) RESETTING FACTOR IDENTIFYING CIRCUIT

(57)Abstract:

PURPOSE: To identify all reset factors and to take a measure corresponding to the updated generating factor by providing sampling circuits and holding circuits corresponding to plural reset signals and holding generated reset factors.

CONSTITUTION: The circuit is provided with the sampling circuits 6a – 6c which receive reset inputs 1a – 1c corresponding to the reset factors, a logic circuit 4a which processes all the reset inputs 1a – 1c logically, and the holding circuits 7a – 7c which hold the outputs of the sampling circuits 6a – 6c at the output timing of the logic circuit 4a. When the respective reset inputs 1a – 1c corresponding to the respective reset factors are generated at optional timing, the generation states of the reset inputs 1a – 1c are sampled by the sampling circuits which correspond to the respective inputs, the reset inputs are regarded as the reset factors when generated to hold their states by the holding circuits 7a – 7c respectively, and the updated reset factor is read by a CPU 5. Consequently, the generation factors of the reset inputs can securely be identified.



⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-32914

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月4日

G 06 F 1/24

7832-5B G 06 F 1/00

350 B

審査請求 未請求 請求項の数 1 (全7頁)

⑤発明の名称

リセツト要因識別回路

②特 願 平2-133036

20出 願 平 2 (1990) 5 月 23 日

⑩発 明 者 逢 坂

知子

兵庫県神戸市兵庫区和田崎町1丁目1番2号 三菱電機株

式会社制御製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

明 細 書

1. 発明の名称

リセット要因識別回路

2. 特許請求の範囲

(1) リセット要因に対応した複数個のリセット 入力をそれぞれ検出し各リセット入力の有無をサンブルするサンブリング回路、上記複数個のリセット入力の論理をとる論理回路およびこの論理 回路の出力タイミングで上記サンブリング回路の 出力をそれぞれ保持するホールド回路を備え、上 記ホールド回路の出力をCPUに与えるようにしたリセット要因識別回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、コンピュータにおいて複数個のリセット要求が発生した場合にそれらのリセット要因を識別し、各要因に対応して適切な処理を行うためのリセット要因識別回路に関する。

〔従来の技術〕

コンピュータでは、電源電圧の立ち上がり時点

従来技術の例として、実開昭 63-80 62 6号公報に示されるリセット入力が 2 種類の場合のリセット 要因 説別回路の 概念構成図を第 6 図に示す。 図において、(1 a) および(i b) はそれぞれリセット入力(リセット 要求入力) R O 1 およびRO 2、 はフリップフロップ回路で、その入力 S び R O 2 (1b) がそれぞれ接続されている。また、(3) はフリップフロップ(2) の出力 Q が入力

として接続された I / O ポート、(・4) はリセット入力 R O 1 (la)および R O 2 (lb)を入力とする O R ロジックで、その出力は C P U (5)に接続されている。

次に動作について説明する。

(1a)はCPU(5)などからなります。 システムの電源電圧の立ち上がり時に有りまた(1b)はなるリセット入力RO1、また(1b)はおいまたの運転員によるリセット入力RO2(1b)指令である。が用りとなるリセット入力RO1(1a)およびRO2(1b)がRO2(1b)が現りになっていまではあり、がずり、この出力の状態でコンドータシストルになり、この状態でコンドータンストルになり、この状態でコンドータンストルになり、この出力のよりになって、該フリップフロップ回路(2)の出力の出力のはしている。

(2)の入力Rに伝えられても、その出力Qは になされたも しの状態のままとなっているからである。この様 任意のタイミ にして C P U (5)は、2個のリセット入力 セット入力の R O 1 (1a) および R O 2 (1b) のいずれの信号 ことによりリ が H となっているかを知ることにより、ソフト することがで ウェアでそれぞれのリセット要求に応じた適切な ることを目的 処置をとることができる。 (課題を解決

(発明が解決しようとする課題)

リセット要因としては一般に複数個があり、これらリセット要求の発生時にその要因を識別し、ぞれでの要因に応じてタイムリーにCPU(5)側で最適の処置をとることは、CPU(5)を含むコンピュータシステムの異常防し、ですを性の確保のために不ってある。しかし、前記の従来の実施例では、2個のリセット入力の路に(1a)とRO2(1b)をフリップフロップの路に2)の入力RとSに接続しているので、その出力の状態により2種類のリセット要因しか判別出来ないという欠点があった。

この発明は上記のような問題点を解決するため

CPU(5)の入出力装置である1/Oポート (3)に伝えられる。一方、リセット入力 RO1 (la) はOR回路(4)を経由して、 CPU(5)に接続されているので、該OR回路 (4)の出力Tも有意(H)となっており、 CPU (5) はこのタイミングを検知して、 1 / 0ポート (3)を参照することにより、リセット 入力RO1 (la)がH、すなわち電源の立ち上が りによるリセット要求が生起していることを認識 する。次に電源の立ち上げが完了し、従ってリ セット入力RO1(la)がLの状態になっている 場合に、運転員がリセット指令を出し、よってリ セット入力RO2(1b)がL→Hとなった場合を 考えると、該リセット入力RO2(1b)の状態変 化は前記同様にOR回路(4)を軽由して CPU(5)に伝えられる。CPU(5) はリ セット要求が生起していることを知り、I/O ポート (3) の状態を参照するが、 Qはしの 状態 となっている。これはリセット入力RO2(1b) がHになり、このHがフリップフロップ回路

になされたもので、2種類以上のリセット入力が任意のタイミングで生起した場合でも、最新のリセット入力の発生を検知し、その状態を保持することによりリセット入力の発生要因を確実に識別することができるリセット要因識別回路を提供することを目的としている。

(課題を解決するための手段)

この発明に係るリセット要因識別回路では、複数個のリセット要因に対応したリセット入力の全ての論理をとる論理回路の出力タイミングで上記サンブの路の出力タイミングで上記サンブックの当時の出力をそれぞれに対応して保持するカルド回路とを備え、このホールド回路を設め出来るようにした。

(作用)

上記のように構成されたリセット要因識別回路 においてはそれぞれのリセット要因に対応する複 数個のリセット入力が任意のタイミングで発生し

特開平4-32914(3)

た場合に、これらリセット入力の発生状態をそれぞれの入力に対応するサンブリング回路でサンブルし、もし新夫入力が発生していればリセット要因としてその状態をそれぞれのホールド回路で保持し、最も新しいリセット要因を CPU で読みとってこれらそれぞれのリセット要因に対応する処置を行える。

(実施例)

以下、この発明の一実施例について説明する。 第1 図は、リセット入力信号が3個の場合のリセット要因識別回路の構成図、第2図~第4図は第1 図の回路構成において、リセット入力がそれぞれ1個、2個および3個つまりリセット要因がそれぞれ1、2および3種類発生した場合のタイミングチャート、また第5 図はリセット要因発生時に行われるリセット対応処置の概念フロー図である。

第1図において、第6図と同一符号は同一部または相当部分を示す。(1)はサンブリング回路のゲート入力信号などに用いる基準クロック信

RO1~RO3、(6a)~(6c) はそれぞれりセット入力(1a)~(1c) をサンブルして、リセット要求の発生状態を調べるサンブリング回路、(7a)~(7c) はそれぞれのサンブリング回路、(7a)~(6c) の出力を保持するホールド回路、(4a) は全てのリセット入力RO1~RO3のAND回路で、この出力はホーノルの場(7a)~(7c)のゲート入力および大出力の場合に、(3)の要因読取り指令入力として用いられる。(3)はホールド回路(7a)~(7c)の出力をとり、通切な処置を行うCPUである。

号、(la)~(lc)はそれぞれリセット入力

まず、最初に、第1図において、リセット入力RO1(la)だけが生起する場合の動作を第2図のタイミングチャートを用いて説明する。なお、以下の説明中Hおよびしはそれぞれ2値をとるロジック回路のハイレベルおよびローレベル

のことで、信号の種類ごとに有意または無意が対

応している。図において、リセット入力 RO1 (la) がt1時点に生起すると、リセット 入力RO1 (la) の入力波形(b) はH→Lとな り、その後、t3時点で復起してHに戻るまでの 期間はしとなっている。ただし、リセット入力 RO1 (la) は有意期間 (Lの期間) ≥クロック 信号の1周期となるように予め入力波形が整形さ れているものとする(以下、リセット入力 RO2(1b), RO3(1c)の場合も同様)。 全リセット入力RO1 (la)~RO3 (lc) は AND回路(4a)に接続されており、したがっ て、 t 1 および t 3 時点で A N D 回路 (4a) の出 力波形(c)もリセット入力RO1(la)の入力 波形 (b) に同期して、それぞれH→ しおよび L→Hに移行する。サンプリング回路(6a)の出 力波形(d)は、その入力であるリセット入力 RO1 (la) がしとなっている時刻t1~t3の 期間中における次の入力波形(a)の立ち上がり 時点t2でH→しとなり、また入力波形(b)が L→Hに戻った後の入力波形(a)の立上がり時 点 t 4 で L → H に戻る。

次に、ホールド回路(7a) の出力波形(e) は、出力波形(c)がし→Hに移行するt3時点 でL→Hに移行する。この出力波形(e)は、接 続されている1/0ポート(3)に送られ、これ がリセット入力RO1(la)に対応したリセット 要因信号となる。なお、出力被形(e)は、次に リセット入力が生起しそれに応じて出力波形 (c) が b → H に 戻る ま で H の ま ま と な る。 ま た、このリセット要因の出力波形(c)の立上が り信号は、要因読取指令入力RDとして CPU(5)に送られる。ここでCPU(5)は 第5図に概略を示すりセット対応処理フローのブ ログラムの実行に移る。すなわち、CPU(5) はりセット処理開始工程(5a)をスタートし、ま ず必要な前処理工程(5b)を実行してからリセッ ト要因読取り工程 (5c) に移り、 I / O ポート (3) に読み出し命令 R L を送ってリセット要因デ ータを読み込む。要因判定工程(5d)で、リ セット R-Q-1 入力 (RO1) に対応する要因が発 生しているので、次のROI処理工程(5e)に移って、必要な対応処置を実行しリセット処理が完了する。

「続いて、リセット入力RO1(5a)および RO2 (1b) の2個のリセット入力が生起し、か .つそれぞれH→Lとなるタイミングの時間差(第 3 図の時間 t 2 - t 1) が 1 クロック 周期以下の 場合の動作を第3図のタイミングチャートによっ て説明する。リセット入力 R O 1 (1a)と RO2(i,b)の入力波形(b)および(c)が H→LおよびL→Hに移行すると、AND回路 (4a) の出力波形 (d) は入力波形 (b) のH→ Lに移行するt1時点から入力波形(c)がL→ Hに移行するも4時点の期間中しとなる。また、 それぞれサンブリング回路 (6a) および (6b) の 出力波形(e)および(f)は、クロックの立ち 上がるt3時点でともにH→Lとなり、また次に クロックの立ち上がるt5時点でし→Hとなる。 さらに、1/0ポート(3)に送られてそれぞ れリセット入力RO1 (la) およびRO2 (lb)

に対応したリセット要因信号となるホールド回路 (1a) および (1b) の出力波形 (g) および (h) は、出力波形 (d) の立ち上がる t 4 時点 でともに L→Hとなり、これは第2図の場合と同様にその後いずれかのリセット入力が生起してそ の結果出力波形 (d) が L→H になる時点まで Hの状態を保持する。

CPU(5)へのリセット要因読み込み指令信号RDは、第2図の場合と同様に、AND回路(4a)の出力彼形(d)のL→Hへの移行時点で発せられ、以下前記と同様にして第5図のリセット処理開始工程(5a)に移る。要因判定工程(5d)を実行した結果、RO1処理工程(5e)およびRO2処理工程(5f)を実行することも可能)。

最後に、3個以上の複数個のリセット入力が生起する場合として、リセット入力RO1(la)~RO3(lc)の3個が生起し、かつ1番目と2番目に生起するリセット入力RO1(la)および

RO2(1b)のH→L移行時点の時間差(第4図 のt4-t1)が1クロック周期より大きい場合 の動作を第4図のタイミングチャートによって説 明する。リセット入力ROI(la)の入力波形 (b) に関しては、第2図の場合と同様で AND回路(4a)の出力波形(e)のごとく L→ H への立ち上がり時点t3で、リセット入力 RO1 (la) に対応するリセット要因信号となる ホールド回路 (7a) の出力波形 (i) が L → H と なる。また、この出力波形(i)は、その後のリ セット入力RO2 (1b) またはRO3 (1c) に対 応して、2度目に出力波形(e)がL→Hに立ち 上がる時点も7でH→Lに戻る。と同時に、リ セット入力RO2 (1b) またはRO3 (1c) に対 応したリセット要因信号であるホールド回路 (7b) および (7c) の出力波形 (j) および (k) は、L→Hとなり1/Oポート(3) にそ の情報が送られる。次に、I/Oポート (3)に送られたリセット要因信号の読取り指令 入力RDであるが、これは出力波形(e)の L→

H移行するも3時点およびも7時点の2ケ所で CPU(5)に伝えられる。 t3時点の指令はリ セット入力RO1 (la) に対応するものであり、 CPU(5)は前記同様第5図の処理フローに移 行してRO1処理(5e)を実行する。また t 7 時 点では出力波形(ⅰ)が既にH→しになってリ セット入力RO1(la)対応のリセット要因が消 減してしまっており、したがってそれぞれリセッ ト入力RO2 (lb) およびRO3 (lc) に対応し たRO2処理(5f)およびRO3処理工程(5g) が実行される。この場合も7時点において時間間 隔 (t 7 - t 3) が R O 1 処理工程 (5 e) の た め に短かすぎる場合はRO1処理工程(5e)が途中 で中止され、 R O 2 処理工程 (5 f) および RO3処理工程(5g)が実行される。したがって CPU (5) は最新のリセット要求に対応した運 転モードでランニングできる。

また、上記実施例では、リセット入力が RO1 (la) ~ RO3 (lc) の最大3個の場合を 示したが3個より多い任意の個数の場合にも同様

特開平4-32914 (5)

の効果を奏する。

また、上記夷筋例では、サンブリング回路 (6 a) ~ (6 c) およびホールド回路 (7 a) ~ (7 c) のタイミングをそれぞれクロック信号および全リセット入力のAND回路 (4 a) 回路のL→ Hの立ち上がりのタイミングでとったが、必ずし もこのタイミングでなくともよい。

また、リセット要因の読取り指令入力RDの代わりにCPU(5)で一定周期ごとに I/Oポート(3)の内容を参照してリセット要因の発生を検知することにより、それぞれの要因に応じた対応処置を実行するように構成しても同様効果を奏する。

(発明の効果)

この発明は、以上説明したように複数個のリセット入力信号のそれぞれに対応してサンブリング回路およびホールド回路を設けて発生したリセット要因を保持するように構成しているので、複数個のリセット要因が任意のタイミグで発生した時にも、それらの要因を全て識別し、かつ最新

の発生要因に対応した処置を行える。


4. 図面の簡単な説明


第1図はこの発明の一実施例を示すリセット要因数別回路のブロック図、第2図~第4図は、それぞれ第1図の回路においてリセット入力が1個、2個および3個発生した場合のタイミングチャート、第5図は概略のリセット対応処理フロー図、第6図は従来のリセット類別回路の例を示す図である。


図において、 (la) ~ (lc) はそれぞれリセット入力RO1~RO3、 (fa) ~ (fc) はサンプリング回路、 (7a) ~ (7c) はホールド回路である。


なお、各図中同一符号は同一又は相当部分を示す

代理人 大岩增雄









特開平4-32914 (ア)

